Sistem Bus

22.37 |

SISTEM BUS

BUS

Bus merupakan lintasan komunikasi yang menghubungkan dua atau lebih perangkat Bus merupakan media transmisi yang dapat digunakan bersama. Sejumlah perangkat yang terhubung ke bus, dan suatu signal yang ditransmisikan oleh salah satu perangkat ini dapat diterima oleh salah satu perangkat yang terhubung ke bus. Bila dua buah perangkat melakukan transmisi dalam waktu yang bersamaa, maka signal-signalnya akan bertumpang tindih dan menjadi rusak.

Umumnya sebuah bus terdiri dari sejumlah lintasan komunikasi atau saluran. Masing-masing saluran dapat mentransimisikan signal yang menunjukkan biner 1 dan biner 0. Serangkaian digit biner dapat ditransmisikan melalui saluran tunggal. Dengan mengumpulkannya beberapa saluran dari sebuah bus dapat digunakan mentransmisikan digit biner secara bersamaan (secara paralel). Misalnya sebuah satuan data 8 bit dapat ditransmisikan melalui bus 8 saluran.

Bus terdiri dari 3:

Bus Data

Saluran yang memberikan lintasan bagi perpindahan data antara dua modul system. Umumnya bus data terdiri dari 8, 16, 32 saluran, jumlah saluran dikaitkan dengan lebar bus data. Karena pada suatu saat tertentu masing-masing saluran hanya dapat membawa 1 bit, maka jumlah saluran menentukan jumlah bit yang dapat diindahkan pada suatu saat. Lebar bus data merupakan factor penting dalam menentukan kinerja system secara keseluruahan. Bila bus data lebarnya 8 bit, dan setiap instruksi panjangnya 16 bit, maka CPU harus 2 kali mengakses modul memori dalam setiap siklus instruksinya.

Bus Alamat

Digunakan untuk menandakan sumber atau tujuan data pada bus data, misalnya CPU akan membaca sebuah word (8, 16, 32 bit) data dari memori, maka CPU akan menaruh alamat word yang dimaksud pada saluran alamat. Lebar bus alamat menentukan kapasitas memori maksimum sitem. Selain itu umumnya saluran alamt juga digunakan untuk mengalamati port-port I/O.

Bus Kontrol

Digunakan untuk mengontrol akses ke saluran alamat, penggunaan data dan saluran alamat. Karena data dan saluran alamat digunakan bersama oleh seluruh komponen, maka harus ada alat untuk mengontrol penggunaannya. Signal-signal kontrol melakukan transmisi baik perintah mauun informasi pewaktuan diantra modul-modul system. Signal-signal pewaktuan menunjukkan validitas data dan informasi alamat.

Umumnya saluran kontrol meliputi :

· Memory Write : menyebabkan data pada bus akan dituliskan ke dalam lokasi alamat.

· Memory Read : menyebabkan data dari lokasi alamat ditempatkan pada bus I/O

· Write : menyebabkan data pada bus di output kan ke port I/O yang beralamat I/O

· Read : menyebabkan data dari port I/O yang beralamat ditempatkan pada bus.

· Transfer ACK : menunjukkan bahwa data telah diterima dari bus atau telah ditempatkan di bus.

· Interrupt Request : menandakan bahwa sebuah interrupt ditangguhkan.

· Interrupt ACK : memberitahukan bahwa interrupt yang ditangguhkan telah diketahui.

· Clock : digunakan untuk mensinkronkan operasi-operasi. Reset : menginisialisasi seluruh modul

BUS Sistem

Adalah Sebuah Bus yang menghubungkan komponen-komponen utama komputer (CPU, Memori , I/O)

ORGANISASI BUS

Jalur Kontrol

- Berisi signal request dan sinyal acknowledgements

- Mengindikasikan tipe informasi pada jalur data.

Jalur Data

- Membawa informasi antara sumber dan tujuan data dan alamat dan perintah-perintah kompleks

MASTER VS SLAVE

Suatu transaksi bus meliputi 2 komponen

- Mengeluarkan perintah dan alamat – request (permintaan)

- Memindahkan dat – action (tindakan)

Master :

Bus yang memulai transaksi bus dengan cara mengeluarkan perintad dan alamat

Slave :

Bus yang bereaksi terhadap alamat dengan cara

- Mengirimkan data kepada master jika master meminta data

- Menerima data dari master jika master mengirim data

STRUKTUR BUS

BUS DATA

- Saluran data memberikan lintasan bagi perindahan

data antara dua modul sistem .

- Besar jalur bus data mempengaruhi kinerjanya,

contoh : 8, 16, 32 dan 64 bit

BUS ALAMAT

§ Identifikasi sumber atau tujuan data pada bus data

§ Mengalamati port-port I/O

§ Contoh : jika CPU akan membaca word ( 8, 16 atau 32 bit) data dari memori maka CPU akan menaruh alamat word yang dimaksud pada saluran alamat

BUS KONTROL

- Mengontrol akses ke saluran alamat dan penggunaan data dan saluran alamat.

- Mengendalikan dan mengatur timing informasi :

a. Sinyal read /write

b. Interrupt request

c. Sinyal clock

ELEMEN-ELEMEN RANCANGAN BUS

Jenis BUS :

Dedicated

Dedicated : Saluran data dan alamat terpisah

Multiplexed : Alamat dan informasi data dapat ditransmisikan melalui sejumlah saluran yang sama dengan menggunakan saluran ?Address Valid Control?. Pada awal pemindahan data, alamat ditempatkan pada bus dan ?Address Valid Control? diaktifkan. Pada saat ini setiap modul memiliki periode waktu tertentu untuk menalin alamt dan menentukan apakah alamat tersebut merupakan modul beralamat. Kemudian alamat dihapus dari bus, dan koneksi bus yang sam adigunakan untuk transfer data pembacaan atau penulisan berikutnya. Metoda penggunaan saluran yang untuk berbagai keperlua ini dikenal sebagai time multiplexing

2. Multiplexed

Penggunnan saluran yang sama untuk berbagai keperluan

Keuntungan : Memrlukan saluran yang lebih sedikit, uang menghemat ruang dan biaya

Kerugian : Diperlukan rangkaian yang lebih kompleks untuk setiap modul

Metode Arbitrasi

- Menugaskan sebuah perangkat, CPU atau I/O bertindak sebagai master

1. Tersentralisasi

Pengontrol bus atau arbitrer bertanggung jawab

atas alokasi waktu pada BUS

2. Terdistribusi

Modul-modul bekerja sama untuk memakai BUS

bersama-sama

Timing

Timing berkaitan dengan cara terjadiya event dikoordinasikan pada bus. Dengan timing yang synchronous, terjadinya event pada bus ditentukan oleh sebuah clock. Bus meliputi sebuah saluran, waktu tempat timing mentransmisikan rangkaian bilangan 1 dan 0 dalam durasi yang sama. Sebuah transmisi 1-0 dikenal sebagai siklus waktu atau siklus bus dan menentukan besarnya slot waktu. Semua perangkat lainnya pada bus dapat membaca saluran waktu, dan semua event dimulai pada awal siklus waktu.

- Cara terjadinya event dikoordinasikan pada BUS

Synchronous

Signal bus lainya dapat berubah pada ujung muka signal waktu (dengan sedikit reaksi delay). Sebagian besar event mengisi suatu siklus waktu. CPU mengeluarkan signal baca dan menempatkan alamat memori pada bus alamat, CPU mengeluarkan signal awal untuk menandai keberadaan alamat dan informasi control pada bus. Modul memori mengetahui alamat itu, dan setelah delay 1 siklus menempatkan data dan signal balasan pada bus.

Timing sinkron lebih mudah untuk diimplementasikan dan ditest. Namun timing ini kurang flexible dibandingkan dengan timing asinkron. Karena semua perangkat pada bus sinkron terkait dengan kelajuan pewaktu yang tetap, maka system tidak dapat memanfaatkan peningkatan kinerja. Dengan menggunakan timing asinkron, campuran antara perangkat yang lamban dan cepat, baik dengan menggunakan teknologi lama maupun baru, dapat menggunakan bus secara bersama-sama.

Asynchrpnous

Terjadinya event pada bus mengikuti dan tergantung pada event sebelumnya. CPU menempatkan alamat dan membaca signal bus. Setelah berhenti untuk memberi kesempatan signal ini menjadi stabil, CPU mengeluarkan signal MSYN (master syn) yang menandakan keberadaan alamat yang valid dan signal control. Modul memori memberikan respons dengan data dan signal SSYN (slave syn) yang menunjukan respon

Lebar BUS

Lebar bus dapat mempengaruhi kinerja system, semakin lebar bus data, semakin besar bit yang dapat ditransferkan pada suatu saat.

Lebar bus alamat mempunyai pengaruh pada kapasitas system : semakin lebar bus alamat, semakin besar range lokasi yang dapat direferensi.

1. Address

- Lebar bus alamat mempengaruhi kapasitas.

- Semakin lebar bus alamat, semakin besar range

lokasi yang dapat direferensi

2. Data

- Lebar bus data, mempengaruhi kinerja sistem

- Semakin lebar bus data, semakin besar bit yang

dapat ditransfer pada suatu waktu

Jenis Transfer Data

· Read

Slave menaruh data pada bus data begitu slave mengetahui alamat dan mengambil datanya

· Write

Master menaruh data pada bus data begitu alamat stabil dan slave mempunyai kesempatan untuk mengetahui alamat

· Read modify Write

Operasi Read yang diikuit operasi Write ke alamat yang sama Tujuan untuk melindungi sumber daya memori yang dapat dipakai bersama di dalam multiprogramming

BUS Seri Universal

Sebuah bus standart yang disepakati bersama oleh tujuh perusahaan untuk digunakan pada peralatan berkecepatan rendah

PCI

Heripheral Component Interconnect (PCI) merupakan bus yang tidak tergantung prosessor berbandwidth tinggi yang dapat berfungsi sebagai bus peripheral atau bus mezzanine. PCI memberikan system yang lebih baik bagi subsistem I/O berkecepatan tinggi. PCI dirancang untuk mendukung bermacam-macam konfigurasi berbasis microprocessor, baik system microprocessor tunggal maupun jamak. PCI memanfaatkan timing sinkron dan pola arbitrasi tersentralisasi..

Signal-signal ini dibagi menjadi kelompok-kelompok :

System pins: meliputi pin waktu dan reset

Address dan data : meliputi 32 saluran yang time multiplexed bagi alamat dan data. Saluran lainya untuk menginterpretasi dan mevalidasi saluran-saluran signal yang membawa alamat dan data

Interface Control : Mengontrol timing transaksi dan mengkoordinasikan antara inisiator dan target

Arbitration : Masing-masing master PCI memiliki pasangan saluran arbitrasinya sendiri yang menghubungkannya secara langsung dengan arbiter bus PCI

Error repots : Melaporkan error parity dan eror lainnya.

PCI saluran bus

Interupt pins : Saluran signal ini disediakan bagi perangkat-perangkat PCI yang harus menghasilkan request untuk layanan. Pin-pin ini pun bukan saluran yang dapat dipakai bersama, melainkan masing-masing PCI memilih saluran interrupt ke pengontrol interrupt

Cache Support : Diperlukan untuk mendukung memori pada PCI yang dapat di cache kan di dalam prosesor

64 bit Bus Extension : Meliputi 32 saluran yang merupakan time-multiplexed bagi alamat dan data dan dikombinasikan dengan saluran alamat/data untuk membentuk bus alamat/data 64 bit. Saluran lainnya di dalam kelompok ini digunakan untuk menginterpretasi dan memvalidasi saluran-saluran signal yang membawa alamat dan data. Terakhir terdapat dua saluran yang memungkinkan dua buah perangkat PCI untuk menyetujui penggunaan kemampuan 64 bit

JTAG/Boundary Scan : Saluran signal untuk pengujian prosedur-prosedur yang ditentukan dalam standard 149.1.IEEE.